Описание:
Чем предстоит заниматься: Разработка тестового окружения; Верификация IP-ядер и комплексных подсистем; Разработка скриптов для автоматизированного тестирования; Документирование результатов работы; Мы будем рады рассмотреть Вашу кандидатуру, если у Вас есть: Опыт работы от 1 года; Знание Verilog/SystemVerilog; Опыт работы с симуляторами Mentor Modelsim/Questasim; Опыт работы с интерфейсами AXI, DDR4, PCI Express, JESD204B, трансиверами Xilinx; Знание Matlab; Знание системы контроля версий Git; Знание скриптовых языков (Bash, TCL и т.д.); Опыт оформления технической документации; Владение английским языком на уровне чтения технической документации.
